Table of ContentsSzámítógépek felépítése 5. előadás a CPU gyorsítása, pipeline, cache 5. előadás tartalma Órajelfrekvencia, idő, távolság Processzor gyorsítási lehetőségek Műveletvégzés gyorsítása Teljes összeadó „késleltetése” (ripple carry) Gyorsított összeadás 4bites átvitel-előrelátás („carry lookahead”) Szorzás ROM-ból kiolvasással Pipeline feldolgozás „Pipelining” Utasítások egymás utáni végrehajtása Utasítás végrehajtás fokozatokra bontása Csővezetékszerű utasítás végrehajtás (pipelined) Problémák a pipeline-vel Memória utasítások a pipeline-ben Elágazások kezelése a pipeline-ben Adatok felhasználása a pipeline-ben Pipeline összefoglalás Cache Cache memória „Tipikus” cache Cache működés (olvasás) Cache Cache hatása az átlagos elérési időre és a hatékonyságra (példa) Cache hatása az átlagos elérési időre és a hatékonyságra (példa) Cache hatása (SuperSPARC példa) Memória „leképzése” a cache-ra Teljesen asszociatív cache (fully associative cache) Közvetlen leképzésű cache (direct mapping cache) Közvetlen leképzésű cache címformátuma Közvetlen leképzésű cache Csoport asszociatív cache (set associative cache) Cache-ben lévő adat megváltoztatása CISC vs. RISC processzorok CISC vs. RISC processzorok CISC vs. RISC Bit-szelet processzorok Segédprocesszorok co-processzorok |
Author: Istenes Zoltán
Email: istenes@valerie.inf.elte.hu Home Page: http://valerie.inf.elte.hu/~istenes/ |