Védett módban a verembe PUSH-olt információ változhat, éppúgy, mint a megszakítási vektor báziscíme és a megszakítási tábla mérete. A megszakítási vektor visszakeresési mechanizmus szintén eltér a valós módútól. A 4b kép mutatja, hogy védett módban miként történik a megszakítások hívása. Mikor egy megszakítás generálódik, a CPU összehasonlítja a megszakítás számát (x8) az IDT méretével -- ami el van tárolva a megszakítás leíró cache regiszterben. Ha ez nem haladja meg az IDT méretét, a megszakítás hívhatónak minösül, és az IDT báziscím behívódik a leíró cacheböl; eztán az ISR védett módú címe betöltödik az IDT-böl. Az ISR címe nem egy fizikai cím, hanem egy védett módú, szegmentált cím. Az IDT-ben megadott segmens szelektor felhasználásával a CPUnak el kell végeznie mindazokat a korlát ellenörzéseket melyek a GDT-n is történnek, hogy kiszámítsa a fizikai címet. Mikor a fizikai cím kiszámolódik, a CPU PUSH-olja a FLAGS, SEGMENT, OFFSET -et és jó eséllyel egy HIBA KÓDOT (ERROR CODE) is a stackra, mielött elugrana az ISR-re. A szoftveres és hardveres megszakításoknak nem sokban kell különbözniük a valós módú párjaiktól, de a CPU által generált megszakításokat és hibákat lekezelö megszakítások lényegesen eltérnek.
A CPU a megszakítások három kategóriáját generálhatja: csapdák (trap), hibák (fault), megszakítások (aborts). A stack képe kategóriáról kategóriára változó, minthogy egy hibakód pusholódik vagy sem a verembe. A csapdák sosem pusholnak hibakódot, hibák általában igen, míg a megszakítások (abort) mindíg.
A csapdák (trap) hasonlóak a szoftveres megszakításokhoz. A név elég beszédes, mivel a CPU "elkapja" a kiváltó eseményt. A CPU nem tudja, hogy az esemény bekövetkezett, egészen a bekövetkezés tényéig; tehát az eseményt a megszakítás hívása elött kell elkapnia. Így az ilyen ISR-ek visszatérési címe az esemény bekövetkezte utáni utasításra mutat. Csapda pl. az osztás 0-val, adat breakpointok, és a 3-as megszakítás (INT03).
Hibák (fault) olyankor jelentkeznek, ha valami rossz történt -- valami, amit ki kell javítani. A CPU azonnal tudja, hogy hiba történt és meghívja a megszakítás-generáló mechanizmust. Az ISRek ezen típusának az elsödleges célja, hogy kijavítsa a problémát, és pontosan onnan indítsa újra a programot, ahol abbamaradt. Épp ezért az ISR visszatérési címe a hibát kiváltó utasításra mutat -- így visszaállíthatóvá téve a hibát.
A megszakítások (abort) a leggyakoribb típusai az interruptoknak, és nem-újraindíthatónak tekinthetöek. Hibakód pusholódik a stackra, de ez mindíg 0 lesz. A CPU stack szegmense és állapotjelzöi lehet, hogy köztes állapotban vannak, és egy megszakítás (abort) folytatására tett kísérlet elöre megjósolhatatlan viselkedéshez vezethet. Az 1. táblázat kategorizálja a CPU védett módban generált megszakításainak listáját. Az esetek többségében a CPU valós módban ugyan olyan megszakítást generálna, mint védett módban, csak soha sem pushol hibakódot a verembe.
Érdekes kérdés, hogy a BIOS miért nem használható védett módban. Azt gondolhatnánk, egyszerü módfüggetlen kódot írni, csak ne használjunk távoli ugrásokat és távoli hívásokat ("FAR JUMP","FAR CALL"). De sajnos nem ilyen egyszerü, hogy követjük ezeket a megkötéseket. A felsoroltak kerülése mellett az ISRnek el kellene távolítania a verembe pusholt hibakódot is. Itt kezdödnek a problémák, mert ezek csak védett módban kerülnek oda; tehát detektálnunk kell, hogy védett módban vagyunk-e, mielött kivennénk a hibakódot... Ennek megállapításához hozzá kell férnünk a gép státusz wordhoz (machine status word = MSW), vagy a rendszer regiszterhet (system register, CR0). Az MSW elérése bármely privilégiumszinten történhet, de a CR0 elérése csak a legmagasabb privilégium szinten történhet -- 0. szint. Ha a felhasználói program alacsonyabb szinten fut a 0-nál, akkor nem érhetjük el a regisztert. Viszont megvalósítható, ha speciális "call gate"-t használunk, ami lehetövé teszi számunkra a szint megváltoztatását az ISR hívása elött. Ez persze nem szükséges, ha az SMSW (Store Machine Status Word) utasítást használjuk. De a probléma még ezzel sem megoldott, tegyük fel, hogy a program egy valós módú értéket hagyott a szegmens regiszterek bármelyikében. Ha az ISR PUSH-ol, majd ennek megfelelöen POP-ol bármely ilyen regisztert, a POP arra fogja késztetni a CPUt hogy szegmenst keressen ki vagy a GDTböl, vagy az LDTböl. Nagy valószínüséggel a valós módú érték védelmi hibát fog kiváltani (protection error). Tehát a BIOS használata védett módban szinte lehetetlen. Ha viszont lett volna definiálva egy szabályhalmaz, amit minden programozó és operációs rendszer követne, akkor megvalósítható volna.
4(a) kép -- Megszakítás kiszolgáló címzés Valós Módban
4(b) kép -- Megszakítás kiszolgáló címzés Védett Módban
| Description | Int # | Type | Return Addr points to faulting instruction | Error Code | This interrupt first appeared in this CPU |
| Division by 0 Debug Exception NMI Breakpoint Overflow Bounds Invalid OP Code Device not available Double Fault Copr. segment overrun Invalid TSS Segment not present Stack fault General Protection Page fault Floating point error Alignment check Machine check Software interrupts |
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 18 0-255 |
Fault *1 *2 Trap Trap Fault Fault Fault Abort Fault Fault Fault Fault Fault Fault Fault Fault Abort Trap |
Yes *1 No No Yes Yes Yes Yes No Yes Yes Yes Yes Yes Yes Yes Yes No No |
No No No No No No No No Yes No Yes Yes Yes Yes Yes No Yes Yes No |
8086 8086 8086 8086 8086 80186 80186 80186 80286 80286 *3 80286 80286 80286 80286 80386 80386 80486 Pentium *4 All |
| *1 | On the 386-class CPUs, debug exception can be either traps, or faults. A trap is caused by the Trap Flag (TF) being set | in the flags image, or using the debug registers to generate data breakpoints. In this case the return address is the instruction following the trap. Faults are generated by setting the debug registers for code execution breakpoints. As with all faults, the return address points to the faulting instruction. | ||||
| *2 | Non-maskable. | ||||
| *3 | Removed from the 80486, now generates exception 13 on all future processors. | ||||
| *4 | Model dependant. Behavior may be different or missing on future processors. | ||||
